Highlights

썸네일1 1
전기및전자공학부 윤찬현 교수 연구팀, 확산 모델의 비정상 데이터 생성 방지 기술 개발

3844436294526049410.3844438125282115741@dooray3844436294526049410.3844438125927810200@dooray3844436294526049410.3844438125940979132@dooray3844436294526049410.3844438125961007299@dooray

<(좌측부터) 윤찬현 교수, 장진혁 박사과정, 이창하 박사과정, 전민수 박사 사진>

 

우리 학부 윤찬현 교수 연구팀은 확산 모델 기반의 생성형 AI가 빈번하게 비정상 데이터를 생성하는 문제를 개선할 수 있는 Momentum기반 생성 기술을 개발하였다.

최근 큰 관심을 받고 있는 확산 모델 기반의 생성형 AI은 전체적으로 사실적인 영상을 생성하지만, 기이하게 꺾인 관절, 세 개뿐인 말의 다리 등 세부적인 부분에서 비현실적인 영상이 빈번하게 생성된다는 문제가 있다. 

 

3844436294526049410.3844438125977094538@dooray

그림 1 : 제안된 기법이 적용된 Stable Diffusion 생성 결과

 

연구팀은 문제해결을 위해 확산 모델의 생성 과정을 경사하강법과 같은 최적화 문제로 재해석하였다. 확산 모델의 생성 과정과 경사하강법은 모두 Generalized Expectation-Maximization 문제로 표현될 수 있으며, 시각화를 통해 생성과정에 실제로 수많은 Local Minima 및 Saddle Point들이 존재함을 확인할 수 있었다. 이를 통해, 부적절한 결과물들이 일종의 Local Minima 혹은 Saddle Point와 같음을 보였다.

이런 관찰에 기반해, 연구팀은 최적화에서 널리 사용되는 Momentum 기법을 생성 과정에 도입했다. 

 

다양한 실험을 통해 추가 학습이 없이도 부적절한 영상의 생성이 현저히 줄어들고, 연산량 대비 생성 영상의 품질이 올라감을 확인할 수 있었다. 본 결과는 확산모델의 생성 과정이 모두 점진적 최적화 문제라는 재해석을 제시하고, Momentum 기법을 생성 과정에 도입해 부적절한 결과물을 줄이는 결과를 보였다.

새로운 연구 성과를 통해 생성 결과의 개선뿐 아니라 생성형 AI에 대한 새로운 해석 및 다양한 후속연구를 가져올 것으로 기대된다. 해당 연구 결과는 올해 2월 캐나다 벤쿠버에서 열린 AI 분야 최우수 국제 학회 중 하나인 38th Annual AAAI Conference on Artificial Intelligence (AAAI 2024)에서 ‘Rethinking Peculiar Images by Diffusion Models: Revealing Local Minima’s Role’라는 제목으로 발표되었다.

Award

2025학년도 봄학기 입학 대학원 신입생 모집과 관련하여 KAIST 대학원입학팀에 제출하는 서류 이외에 KAIST 전기및전자공학부 행정팀에 직접 제출해야 하는 서류들을 안내드립니다.

첨부의 파일을 다운로드 하시어, 내용 확인하시기 바랍니다.

*  석·박통합과정 지원자의 경우 지원 시에 지도예정교수님을 적극적으로 찾아보시고, 해당 교수님 TO와 관련하여 면담하신 후에 지원하시기를 적극적으로 권장합니다.

* 서류 제출 해당자의 경우 이메일 제출도 가능합니다. (자필 서명된 서류 스캔본으로 제출가능)

* 문의 및 제출처 : KAIST 전기및전자공학부 행정팀(E3-2, 1212호) 김태연 barbie1975@kaist.ac.kr(T.042-350-3402)

썸네일1 1
전기및전자공학부 윤찬현 교수 연구팀, 데이터셋 저작권 보호를 위한 워터마킹 기술 개발
 

3844433368535702746.3844433843193700912@dooray3844433368535702746.3844433843969348630@dooray

<(좌측부터) 윤찬현 교수, 장진혁 박사과정 사진>

 

전기및전자공학부 윤찬현 교수 연구팀은 AI에서 가장 중요한 요소들 중 하나인 데이터셋의 저작권을 보호할 수 있는 데이터셋 워터마킹 기술 ‘Undercover Bias’를 개발하였다.

Undercover Bias는 모든 데이터셋에는 편향이 존재하며, 편향 자체만으로도 변별력을 가지고 있다는 점에 착안해 인공적으로 생성된 가상의 편향을 삽입하는 기술이다. 본 연구는 기존의 기법들과 비교했을 때 빠르고, 눈에 보이지 않으며, 비인가 사용을 안정적으로 판별해낼 수 있다는 장점을 가지고 있다.

 

3844433368535702746.3844433843982137038@dooray

그림 1 : 제안된 기법 Undercover Bias 의 구동 방식

 

해당 기술은 최근 AI와 관련해 사회적으로 문제가 되고 있는 데이터의 저작권 및 개인 정보의 보호 문제를 해결하기 위한 방법으로, 목적이 되는 데이터셋에 아주 미미한 워터마크를 숨긴다. 이 때, 워터마크는 사람 눈으로 구별하기가 거의 불가능하며, 또한 기존 방법들과 달리 정답 Label에 아무런 변화도 주지 않는다는 특징이 있다.

그러나, 워터마크가 숨겨진 데이터셋으로 학습된 AI 모델들은 워터마크를 판별할 수 있다는 특징을 갖게 되며, 이 특징의 유무를 기반으로 해당 모델이 데이터셋을 비인가사용을 했는지 여부를 증명할 수 있다. 

 

연구팀은 제안된 방법을 통해 다양한 벤치마크에 대해 비인가 사용을 통해 학습된 모델을 100% 판별할 수 있음을 보였으며, 또한 인가 사용을 통해 학습된 모델을 3e-5%의 확률 이하로 오판별됨을 보여 매우 신뢰할 수 있음을 증명했다.

 
해당 연구 결과는 올해 10월 이탈리아 밀라노에서 열리는 컴퓨터 비전 분야 최우수 국제 학회 중 하나인 European Conference on Computer Vision (ECCV) 2024에서 ‘Rethinking Data Bias: Dataset Copyright Protection via Embedding Class-wise Hidden Bias’라는 제목으로 발표될 예정이다. ECCV은 컴퓨터 비전 분야에서 권위 있는 국제 학술대회로,  CVPR, ICCV 등의 학술대회와 함께 해당 분야 최고 수준의 국제 학회로 손꼽히고 있다. 
썸네일2
전기및전자공학부 윤찬현 교수 연구팀, 인공 신경망의 신뢰도 향상을 위한 네트워크 보정 기술 개발

   3844424708055224837.3844427237967205768@dooray3844424708055224837.3844427238207885858@dooray

<(좌측부터) 윤찬현 교수, 조규상 박사과정 사진>

 

전기및전자공학부 윤찬현 교수 연구팀은 신경망의 신뢰도 향상을 위한 네트워크 보정 알고리즘 “Tilt and Average ; TNA” 를  개발하는데 성공하였다.  TNA 기법은 기존의 보정 지도를 기반으로하는 접근 방식과는 다른 방식으로, 분류기의 마지막 층의 가중치를 변환하는 알고리즘으로, 기존의 기법과 매끄럽게 통합될 수 있다는데에 큰 장점을 보이며, 해당 연구는 인공지능 신뢰성 증진 연구에서  탁월한 기술로 평가받고 있다. 

 

3844424708055224837.3844427238236031186@dooray

그림 1 : 제안된 기법 (TNA; Tilt And Average) 알고리즘의 가중치 조정 방식

 

해당 기술은 기존 인공 신경망이 가지고 있던 overconfident prediction 문제를 해결하기 위한 새로운 알고리즘을 제안한다. 마지막 선형 층의 고차원 기하학을 활용하는 해당 알고리즘은, 가중치의 행 벡터간 각도적 측면에 집중하여 방향을 조정(Tilt)하고 평균치를 계산(Average)하는 메커니즘을 제안하였다. 

 

연구팀은 제안된 방법을 통해 보정에러를 최대 20%까지 줄일 수 있음을 확인하였으며, 해당 알고리즘은 기존의 보정 지도 기반 기술과 통합될 수 있다는 점에 장점을 가진다. 해당 연구 결과는 올해 7월 오스트리아 비엔나에서 열리는 인공지능 분야 최우수 국제 학회 중 하나인 ICML (International Confernce on Machine Learning, https://icml.cc)에서 발표될 예정이다. 올해로 41회째를 맞은 ICML은 머신 러닝 분야에서 오랜 역사와 최고의 권위를 가지고 있는 국제 학술대회로,  CVPR, ICLR, NeurIPs 등의 학술대회와 함께 해당 분야 최고 수준의 국제 학회로 손꼽히고 있다. 

 

한편, 이번 연구는 해양경찰청 의 지원과(RS-2023-00238652) 방위사업청(DAPA) 의 지원 (KRIT-CT-23-020)을 받아 수행됐으며, 해당 논문은 Gyusang Cho and Chan-Hyun Youn, “Tilt and Average : Geometric Adjustment of the Last Layer for Recalibration” , ICML (2024) 로 찾아볼 수 있다.

Inline image 2024 07 09 10.41.39.542
 전기및전자공학부 정명수 교수 연구팀, ‘CXL-GPU’시장 개화.. KAIST, 고용량과 성능 모두 잡은 GPU 개발

3842864258736465856.3843537081479012957@dooray

<정명수 교수 연구팀 사진>

 

최근 대규모 AI 서비스 제공 최전선에 있는 빅테크들은 더 좋은 성능을 사용자들에게 제공하기 위해 경쟁적으로 모델 및 데이터의 크기를 증가시키는 추세이며, 최신 대규모 언어모델은 학습을 위해 수에서 수십 테라바이트(TB, 10^12 바이트)의 메모리를 요구한다. 국내 연구진이 현재 AI 가속기 시장을 독점하고 있는 엔비디아(NVIDIA)에 맞설 수 있는 차세대 인터페이스 기술이 활성화된 고용량·고성능 AI 가속기를 개발했다.

 

전기및전자공학부 정명수 교수 연구팀(컴퓨터 아키텍처 및 메모리 시스템 연구실)이 차세대 인터페이스 기술인 CXL(Compute Express Link)이 활성화된 고용량 GPU 장치의 메모리 읽기/쓰기 성능을 최적화하는 기술을 개발했다고 8일 밝혔다. 

 

최신 GPU의 내부 메모리 용량은 수십 기가바이트(GB, 10^9 바이트)에 불과해 단일 GPU만으로는 모델을 추론·학습하는 것이 불가능하다. 대규모 AI 모델이 요구하는 메모리 용량을 제공하기 위해 업계에서는 일반적으로 GPU 여러 대를 연결하는 방식을 채택하지만, 이 방법은 최신 GPU의 높은 가격으로 인해 총소유비용(TCO·Total Cost of Ownership)을 과도하게 높이는 문제를 일으킨다.

 

CXL-GPU 대표 그림

< CXL-GPU 대표 그림 >

 

이에 차세대 연결 기술인 CXL(Compute Express Link)을 활용해 대용량 메모리를 GPU 장치에 직접 연결하는‘CXL-GPU*’구조 기술이 다양한 산업계에서 활발히 검토되고 있다. 하지만 CXL-GPU의 고용량 특징만으로는 실제 AI 서비스에 활용되기 어렵다. 대규모 AI 서비스는 빠른 추론·학습 성능을 요구하기 때문에, GPU에 직접적으로 연결된 메모리 확장 장치로의 메모리 읽기/성능이 기존 GPU의 로컬 메모리에 준하는 성능이 보장될 때 비로소 실제 서비스에 활용될 수 있다.

 

*CXL-GPU: CXL을 통해 연결된 메모리 확장 장치들의 메모리 공간을 GPU 메모리 공간에 통합시킴으로써 고용량을 지원한다. 통합된 메모리 공간 관리에 필요한 동작들은 CXL 컨트롤러가 자동으로 처리해주므로, GPU는 기존에 로컬 메모리에 접근하던 방식과 동일한 방식으로 확장된 메모리 공간에 접근할 수 있다. 기존 메모리 용량을 늘리기 위해 고가의 GPU를 추가 구매하던 방식과 달리, CXL-GPU는 GPU에 메모리 자원만 선택적으로 추가할 수 있어 시스템 구축 비용을 획기적으로 절감할 수 있다. 

 

우리 연구진은 CXL-GPU 장치의 메모리 읽기/쓰기 성능이 저하되는 원인을 분석해 이를 개선하는 기술을 개발했다. 메모리 확장 장치가 메모리 쓰기 타이밍을 스스로 결정할 수 있는 기술을 개발하여 GPU 장치가 메모리 확장 장치에 메모리 쓰기를 요청하면서 동시에 GPU 로컬 메모리에도 쓰기를 수행하도록 설계했다. 즉, 메모리 확장 장치가 내부 작업을 수행 상태에 따라 작업을 하도록 하여, GPU는 메모리 쓰기 작업의 완료 여부가 확인될 때까지 기다릴 필요가 없어 쓰기 성능 저하 문제를 해결할 수 있도록 했다.

제안하는 CXL-GPU의 구조

< 제안하는 CXL-GPU의 구조 >

 

또한 연구진은 메모리 확장 장치가 사전에 메모리 읽기를 수행할 수 있도록 GPU 장치 측에서 미리 힌트를 주는 기술을 개발했다. 이 기술을 활용하면 메모리 확장 장치가 메모리 읽기를 더 빨리 시작하게 되어, GPU 장치가 실제 데이터를 필요로 할 때는 캐시(작지만 빠른 임시 데이터 저장공간)에서 데이터를 읽어 더욱 빠른 메모리 읽기 성능을 달성할 수 있다.

CXL-GPU의 하드웨어 프로토타입

< CXL-GPU의 하드웨어 프로토타입 >

 

이번 연구는 반도체 팹리스 스타트업인 파네시아(Panmnesia)*의 초고속 CXL 컨트롤러와 CXL-GPU 프로토타입을 활용해 진행됐다. 연구팀은 파네시아의 CXL-GPU 프로토타입을 활용한 기술 실효성 검증을 통해 기존 GPU 메모리 확장 기술보다 2.36배 빠르게 AI 서비스를 실행할 수 있음을 확인했다. 해당 연구는 오는 7월 산타클라라 USENIX 연합 학회와 핫스토리지의 연구 발표장에서 결과를 선보인다.

 

*파네시아는 업계 최초로 CXL 메모리 관리 동작에 소요되는 왕복 지연시간을 두 자리 나노초(nanosecond, 10^9분의 1초) 이하로 줄인 순수 국내기술의 자체 CXL 컨트롤러를 보유하고 있다. 이는 전세계 최신 CXL 컨트롤러등 대비 3배 이상 빠른 속도다. 파네시아는 고속 CXL 컨트롤러를 활용해 여러 개의 메모리 확장 장치를 GPU에 바로 연결함으로써 단일 GPU가 테라바이트 수준의 대규모 메모리 공간을 형성할 수 있도록 했다. 

정명수 교수는 “CXL-GPU의 시장 개화 시기를 가속해 대규모 AI 서비스를 운영하는 빅테크 기업의 메모리 확장 비용을 획기적으로 낮추는 데 기여할 수 있을 것”이라 말했다.

CXL-GPU 실행 시간 평가 결과

< CXL-GPU 실행 시간 평가 결과 >

 
Inline image 2024 07 08 16.58.42.227

윤찬현 교수, 베트남 하노이 과학기술대학 및 대전 위성전문기업과 위성시스템기술 전문 대학원 과정 신설을 위한 MOU 체결

 

Inline image 2024 07 08 16.58.42.227

<(좌측부터) 윤찬현 교수, 김영욱 대표(아이옵스), 김소영 국제협력처장, 응우엔 퐁 띠엔 부총장(하노이공대), 호왕 시 홍 부학장(하노이공대), 최명진 대표(한컴인스페이스),  트룽 흐엉 교수(하노이공대) 사진>

 

전기및전자공학부 윤찬현 교수는 위성시스템과 활용기술에 대한 대학원 과정 신설을 위해 베트남 하노이 과학기술대학(Hanoi University of Science and Technology; 이하 HUST) 및 대전 소재 위성이며 시스템 및 서비스에 특화된 기업들과 업무협력을 추진한다. 
 
이번 업무협력은 위성시스템 및 데이터를 활용한 해양 모니터링, 기후 변화 대응 등 다양한 분야에서 전문성을 키울 수 있게 한-베트남 대학 간의 연구 및 교육 협력을 지향한다. 특히, KAIST가 공동연구에 참여하고 있는 위성활용기술(주관: 항공우주연구원)에 기반하여 국내 위성기술 전문기업과의 한-베트남 간 미래 위성시스템 및 서비스 기술등과 관련한 산학 협력을 강화하고자 한다.
 
이를 위해 KAIST는 하노이공대와 함께 위성시스템 및 활용기술에 있어서 교육 및 연구 협력을 추진하며, 위성시스템기술 전문대학원 과정을 KAIST 에 신설하기로 양해각서(MoU)를 체결했다. 이를 위하여, KAIST 전기및전자공학부(KAIST-EE)와 하노이공대 전기및전자공학부(HUST-SEEE)는 교육과정 구성, 학생 교류 등 구체적인 교육 내용에 대해 긴밀하게 협력하기로 했다. 
또한 KAIST는 HUST 및 ㈜I-OPS(대표 김영욱), ㈜한컴인스페이스(대표 최명진) 등의 위성전문 기업과 KAIST 가 추진하는 ‘위성시스템 기술 전문대학원 프로그램(GST) 신설을 지원하는 양해각서’를 별도로 체결했다.
 
뉴스페이스 시대 우주, 위성기술의 메카가 되어가는 대전지역의 위성기술 특화 전문기업인 ㈜I-OPS와 ㈜한컴인스페이스는 기술협력 및 HUST 우수 인력 양성을 지원하고, 나아가 HUST와 공동으로 베트남의 위성 통신 기업인 Viettel 항공우주연구소,  VATM등과 위성기술 및 응용서비스 협력을 추진하기로 했다.
 
윤찬현 교수는 이번 업무협력을 토대로 “위성시스템의 핵심 기술인 위성 온보드 컴퓨팅, 센싱, 통신 및 신호처리 등 각 핵심기술별로 KAIST 전기전자공학부의 축적된 이론 및 심화 전공, 융복합적인 교육과 연구개발 능력 그리고 국내 위성관련 기업의 차세대 위성시스템 개발, 운영 역량을 상호 발전시켜 국내 위성산업의 글로벌 비즈니스 경쟁력을 향상 시키는데 도움이 되길 기대한다”고 밝혔다.
 
이번 협력은 한국과 베트남의 학술 및 산업 간의 글로벌 위성 교육 네트워크 구축을 통해 양국의 우주산업 발전과 글로벌 경쟁력에 기여할 것으로 기대된다.
 
Inline image 2024 07 02 10.57.33.530

전기및전자공학부 유민수 교수, 2024 미국 전기전자공학회(IEEE)/전산공학회(ACM) International Symposium on Computer Architecture 학술대회의 명예의 전당 헌액

Inline image 2024 07 02 10.57.33.530

<유민수 교수 사진>

 

전기및전자공학부 유민수 교수가 올해 미국 전기전자공학회(IEEE)/전산공학회(ACM) International Symposium on Computer Architecture 학술대회(약칭 ISCA)의 명예의 전당(Hall of Fame)에 헌액되었다.
 
올해로 51회 째를 맞은 ISCA (https://www.iscaconf.org/isca2024/)는 컴퓨터 아키텍쳐 분야에서 오랜 역사와 최고의 권위를 가지고 있는 국제 학술대회로서, MICRO (IEEE/ACM International Symposium on Microarchitecture), HPCA (IEEE International Symposium on High-Performance Computer Architecture) 학술대회와 함께 컴퓨터 아키텍쳐 분야 3대 국제 학회로 손꼽히고 있다.
 
유민수 교수는 컴퓨터 아키텍쳐 연구 분야 중에서 인공지능 (AI) 반도체 및 GPU 기반의 고성능 컴퓨팅 시스템 연구에 대한 국내 최고 권위자로, 2021년 HPCA 학술대회 명예의 전당, 2022년 MICRO 학술대회 명예의 전당에 입성한 데에 이어서 올해 2024년 ISCA 학술대회에도 총 8편 이상의 논문을 게재하여 ISCA 명예의 전당에 회원으로 추대되었다.
 
한편 이번 2024년 ISCA 학술대회는 6월 29일부터 7월 3일까지 아르헨티나 부에노스아이레스에서 열리며, 유민수 교수 연구팀은 해당 학술대회에서 총 3편의 논문을 발표할 예정이다 (아래 참고).
 
[유민수 교수 연구팀 ISCA 발표 논문 정보]
 
1. Yujeong Choi, Jiin Kim, and Minsoo Rhu, “ElasticRec: A Microservice-based Model Serving Architecture Enabling Elastic Resource Scaling for Recommendation Models,” ISCA-51
 
2. Yunjae Lee, Hyeseong Kim, and Minsoo Rhu, “PreSto: An In-Storage Data Preprocessing System for Training Recommendation Models,” ISCA-51
 
3. Ranggi Hwang, Jianyu Wei, Shijie Cao, Changho Hwang, Xiaohu Tang, Ting Cao, and Mao Yang, “Pre-gated MoE: An Algorithm-System Co-Design for Fast and Scalable Mixture-of-Expert Inference,” ISCA-51 

 

 

섬네일

전기및전자공학부 김이섭 교수 연구실 박준영 석사졸업생 국제 반도체 설계 자동화 학회(Design Automation Coference) 최우수 논문상 수상

 

Inline image 2024 07 02 11.10.07.255

<(좌측부터) 김이섭 교수, 박준영 석사졸업생, 강명구 박사졸업생, 김양곤 석사졸업생, 신재강 박사졸업생, 한윤기 박사과정 학생 사진>

 
우리 학부 김이섭 교수 연구실의 박준영 석사졸업생이 6월 23일 ~ 6월 27일, 미국 샌프란시스코에서 개최된 국제 반도체 설계 자동화 학회 (Design Automation Conference, 이하 DAC) 에서 최우수 논문상(Best Paper Award)을 수상하는 성과를 거두었다.  DAC은 1964년에 설립돼 올해 61회째를 맞은, 반도체설계자동화, 인공지능 알고리즘과 칩 설계 등을 포함하는 국제학술대회로서, 제출된 논문 중 상위 20퍼센트 정도만 선정하는, 관련 분야 최고 권위의 학회이다.

수상한 연구는 박준영 씨의 석사 졸업 논문에 기반한 것으로서, Large Language Model 모델 추론의 문제점이 되는 KV 캐싱의 메모리 전송을 줄이는 알고리즘 근사 기법과 하드웨어 아키텍처를 제안하였으며학회 best paper award 선정 위원회로부터 그 우수성을 인정받아 발표논문 337편 중 (제출논문 1,545편) 선정된 4편의 후보 논문중에서 최종 best paper award 수상논문으로 선정되었다.

자세한 내용은 다음과 같다.

 

– 학 회 명 : 2024 61st IEEE/ACM Design Automation Conference (DAC)

– 개최기간 : 2024 6 23 ~ 27

– 수 상 명 : Best Paper Award

– 저자 : 박준영강명구한윤기김양곤신재강김이섭(지도교수)

– 논 문 명 : Token-Picker : Accelerating Attention in Text Generation with Minimized Memory Transfer via Probability Estimation

Inline image 2024 07 02 11.11.15.807

 

썸네일1 1

전기및전자공학부 최신현 교수 연구팀, 차세대 뉴로모픽 컴퓨팅 신뢰성 문제를 풀다

images 000078 photo1.jpg 12

<(좌측부터) 최신현 교수, 배종민 석사과정, 한양대 권초아 박사후연구원, 김상태 교수 사진>

 
최근 인간의 뇌를 모방해 하드웨어 기반으로 인공지능 연산을 구현하는 뉴로모픽 컴퓨팅 기술이 최근 주목받고 있다. 뉴로모픽 컴퓨팅의 단위 소자로 활용되는 멤리스터(전도성 변화 소자)는 저전력, 고집적, 고효율 등의 장점이 있지만 멤리스터로 대용량 뉴로모픽 컴퓨팅 시스템을 구현하는데 불규칙한 소자 특성으로 인한 신뢰성 문제가 발견되었다. 
 

전기및전자공학부 최신현 교수 연구팀이 한양대학교 연구진과의 공동 연구를 통해 차세대 메모리 소자의 신뢰성과 성능을 높일 수 있는 이종원자가 이온* 도핑 방법을 개발했다고 21일 밝혔다. 

* 이종원자가 이온(Aliovalent ion): 원래 존재하던 원자와 다른 원자가(공유 결합의 척도, valance)를 갖는 이온을 말함 

 

공동연구팀은 기존 차세대 메모리 소자의 가장 큰 문제인 불규칙한 소자 특성 변화 문제를 개선하기 위해, 이종원자가 이온을 도핑하는 방식으로 소자의 균일성과 성능을 향상할 수 있다는 사실을 실험과 원자 수준의 시뮬레이션을 통해 원리를 규명했다.

 

images 000078 image1.jpg 11

< 그림 1. 본 연구에서 개발한 이종원자가 이온 도핑 결과, 그리고 개선 효과와 이에 기반하는 물질적인 원리 개념도 >

 

공동 연구팀은 이러한 불규칙한 소자 신뢰성 문제를 해결하기 위해 이종원자가 할라이드(halide) 이온을 산화물 층 내에 적절히 주입하는 방법이 소자의 신뢰성과 성능을 향상할 수 있음을 보고했다. 연구팀은 이러한 방법으로 소자 동작의 균일성, 동작 속도, 그리고 성능이 증대됨을 실험적으로 확인했다. 

 

연구팀은 또한, 원자 단위 시뮬레이션 분석을 통해 결정질과 비결정질 환경에서 모두 실험적으로 확인한 결과와 일치하는 소자 성능 개선 효과가 나타남을 보고했다. 그 과정에서 도핑된 이종원자가 이온이 근처 산소 빈자리(oxygen vacancy)를 끌어당겨 안정적인 소자 동작을 가능하게 하고, 이온 근처 공간을 넓혀 빠른 소자 동작을 가능하게 하는 원리를 밝혀냈다. 

 

최신현 교수는 “이번에 개발한 이종원자가 이온 도핑 방법은 뉴로모픽 소자의 신뢰성과 성능을 획기적으로 높이는 방법으로서, 차세대 멤리스터 기반 뉴로모픽 컴퓨팅의 상용화에 기여할 수 있고, 밝혀낸 성능 향상 원리를 다양한 반도체 소자들에 응용할 수 있을 것이다ˮ 고 밝혔다. 

전기및전자공학부 배종민 석사과정, 한양대학교 권초아 박사후연구원이 공동 제1 저자로 참여한 이번 연구는 국제 학술지 `사이언스 어드밴시스(Science Advances)’ 6월호에 출판됐다. (논문명 : Tunable ion energy barrier modulation through aliovalent halide doping for reliable and dynamic memristive neuromorphic systems) 

 

한편 이번 연구는 한국연구재단 신소자원천기술개발사업, 신재료PIM소자사업, 우수신진연구사업, 나노종합기술원 반도체공정기반 나노메디컬 디바이스개발 사업, 그리고 국가슈퍼컴퓨팅센터 혁신지원프로그램의 지원을 받아 수행됐다.

 

2024학년도 가을학기 석사과정/석·박통합과정 랩배정 안내

 

KAIST 전기및전자공학부 석사과정/석·박통합과정 합격을 진심으로 축하드립니다.

2024학년도 가을학기 석사과정/석·박통합과정 신입생의 랩배정 관련하여 아래와 같이 안내드립니다.

 

                                             = 아 래 =

 

  1.  랩 배정 기간: 2024. 6. 21.(금) – 7. 12.(금)까지

           학부 홈페이지를 방문하여 교수진, 실험실, 연구분야 등 관련된 다양한 정보를 습득

           (학부 홈페이지 : http://ee.presscat.kr)

       

    2. 국비 T/O 현황: 홈페이지 국비석사TO 공지사항 참조

     

    3. KAIST 장학생 및 일반장학생 배정: 홈페이지 전임교수현황정년후교수현황 참조하여 자유롭게 면담(교수님T/O제한없음) 

        * 정년후교수님은 KAIST장학생 및 일반장학생 배정

 

  1.  산학프로그램 장학생: 각 산학프로그램 홈페이지의 현재 참여교수님을 확인하여 지도신청을 하시기 바랍니다.

         EPSS 홈페이지: http://epss.kaist.ac.kr/

        KEPSI 홈페이지: http://kepsi.kaist.ac.kr

        EPSD 홈페이지: https://epsd.kaist.ac.kr/

 

  1. 연구실 배정 방법: 원하는 교수님과 면담 후 첨부의 양식에 서명을 받아서 지도예정교수님 참조하여 이메일 제출

 

  1. 제출서류: 2024. 7. 12(금)까지

       (1) 연구실 확정이 된 경우 : “[첨부1] 신입생 연구실 배정 확정서” 제출

       (2) 연구실 확정이 안 된 경우 : “[첨부2] 지도교수 배정 신청서” 제출

 

    7. 랩배정 결과 발표: 7월 15일(월) 17시 이후, 학부 홈페이지 공지사항(www.ee.kaist.ac.kr)

 

    8. 담당자: 전기및전자공학부 사무실(E3-2, 1212호실)

                  김태연(042-350-3402, barbie1975@kaist.ac.kr )

 

 

공지사항

MORE

세미나 및 행사